PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-308178

(43)Date of publication of application: 02.11.2001

(51)Int.Cl.

H01L 21/768 H01L 21/316

(21)Application number: 2000-123839

(71)Applicant:

HITACHI LTD

(22)Date of filing: 25.04.2000

(72)Inventor:

HARA KAZUSATO


FUNATSU YOSHIAKI IMAI TOSHINORI NOGUCHI JUNJI OHASHI TADASHI

(54) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To provide a technique capable of improving

reliability of a damascene wiring.

SOLUTION: After a stopper insulating film 18 constituted of an organic SOG film is formed on a plug 17, an insulating film 19 constituted of a TEOS oxide film and a hard mask 20 are formed in order. Dry etching treatment is performed under existence of a patterned resist film 21, and a wiring trench pattern is transferred on the hard mask 20. After that, a resist film 21 is eliminated by asher treatment using oxygen plasma, and the hard mask 20 on which the trench pattern of the wiring is transferred is formed. In this case, the organic SOG film constituting the stopper insulating film 18 is covered with the TEOS oxide film constituting the insulating film 19, so that the organic SOG film is not exposed to the oxygen plasma. As a result, change of properties of the organic SOG film due to the oxygen plasma can be prevented.



LEGAL STATUS

[Date of request for examination]

27.05.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-308178 (P2001-308178A)

(43)公開日 平成13年11月2日(2001.11.2)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H 0 1 L 21/768 21/316 H01L 21/316

M 5F033

21/90

S 5F058

M

審査請求 未請求 請求項の数16 OL (全 66 頁)

(21)出願番号

特願2000-123839(P2000-123839)

(22)出顯日

平成12年4月25日(2000.4.25)

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 原 和里

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72)発明者 船津 圭亮

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(74)代理人 100080001

弁理士 筒井 大和


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 ダマシン配線の信頼度を向上することができる技術を提供する。

【解決手段】 プラグ17上に有機SOG膜からなるストッパ絶縁膜18を形成した後、さらにTEOS酸化膜からなる絶縁膜19およびハードマスク20を順次形成する。次いで、パターニングされたレジスト膜21の存在下でドライエッチング処理を施し、ハードマスク20に配線構パターンを転写する。その後、酸素プラズマを用いたアッシャ処理によりレジスト膜21を除去して、配線の溝パターンが転写されたハードマスク20が形はされるが、この時、ストッパ絶縁膜18を構成する有機SOG膜は絶縁膜19を構成するTEOS酸化膜で覆われており、有機SOG膜の酸素プラズマに貼されない。これにより、有機SOG膜の酸素プラズマによる変質を防ぐことができる。



【特許請求の範囲】

【請求項1】(a) 導電層が形成された下地上に、第1 絶縁膜、前記第1絶縁膜よりもエッチング耐性の低い第 2絶縁膜、およびハードマスクを順次堆積する工程と、 (b) 前記ハードマスク上に、レジストパターンを形成 する工程と、(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのパターン を前記ハードマスクへ転写する工程と、(d) 前記レジストパターンのパターンを除去する工程と、(e) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第2絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクのパターンを前記第1絶縁膜へ転写する工程とを有する半導体装置の製造方法であって、

前記第1 絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2 絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あることを特徴とする半導体装置の製造方法。

【請求項2】(a) 導電層が形成された下地上に、第1 20 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い第 2 絶縁膜、およびハードマスクを順次堆積する工程と、(b) 前記ハードマスク上に、レジストパターンを形成する工程と、(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのパターンを前記ハードマスクへ転写する工程と、(d) 前記レジストパターンを除去する工程と、(e) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第2 絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクの存在下でエッチング処理なん、(f) 前記ハードマスクのパターンを前記第1 絶縁膜へ転写する工程とを有する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、

前記第1絶縁膜の堆積膜厚は50〜200mm程度、前記第2絶縁膜の堆積膜厚は200〜2000mm程度、前記ハードマスクの堆積膜厚は50〜200mm程度であることを特徴とする半導体装置の製造方法。

【請求項3】(a) 導電層が形成された下地上に、第1 絶縁膜、前記第1絶縁膜よりもエッチング耐性の低い第 2絶縁膜、およびハードマスクを順次堆積する工程と、 (b) 前記ハードマスク上に、レジストパターンを形成 する工程と、(c) 前記レジストパターンの存在下でエ ッチング処理を施し、前記レジストパターンのパターン を前記ハードマスクへ転写する工程と、(d) 前記レジ ストパターンを除去する工程と、(e) 前記ハードマス クの存在下でエッチング処理を施し、前記ハードマス のパターンを前記第2絶縁膜へ選択的に転写する工程と、(f)前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第1絶縁膜へ転写する工程とを有する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、

前記第1絶縁膜の堆積膜厚は200~3000nm程度、前記第2絶縁膜の堆積膜厚は100~500nm程度、前記ハードマスクの堆積膜厚は50~200nm程度であることを特徴とする半導体装置の製造方法。

【請求項4】(a) 導電層が形成された下地上に、接着層、第1 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い第2 絶縁膜、およびハードマスクを順次堆積する工程と、(b) 前記ハードマスク上に、レジストパターンを形成する工程と、(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのパターンを前記ハードマスクへ転写する工程と、(e) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第2 絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクのパターンを前記第2 絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクのパターンを前記第1 絶縁膜および前記接着層へ転写する工程とを有する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、前記接着層は50nm以下の厚さのシリコン酸化 膜であることを特徴とする半導体装置の製造方法。

【請求項5】(a) 導電層が形成された下地に水素アニール処理を施した後、第1 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い第2 絶縁膜、およびハードマスクを順次堆積する工程と、(b) 前記ハードマスク上に、レジストパターンを形成する工程と、(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのがターンを前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第2 絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクのパターンを前記第2 絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクのパターンを前記第1 絶縁膜へ下でエッチング処理を施し、前記ハードマスクのパターンを前記第1 絶縁膜へ転写する工程とを有する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あることを特徴とする半導体装置の製造方法。

【請求項6】(a)導電層が形成された下地に水素アニ ール処理を施した後、接着層、第1絶縁膜、前記第1絶 縁膜よりもエッチング耐性の低い第2絶縁膜およびハー ドマスクを順次堆積する工程と、(b) 前記ハードマス ク上に、レジストパターンを形成する工程と、(c)前 記レジストパターンの存在下でエッチング処理を施し、 前記レジストパターンのパターンを前記ハードマスクへ 転写する工程と、(d)前記レジストパターンを除去す る工程と、(e)前記ハードマスクの存在下でエッチン グ処理を施し、前記ハードマスクのパターンを前記第2 絶縁膜へ選択的に転写する工程と、(f)前記ハードマ スクの存在下でエッチング処理を施し、前記ハードマス クのパターンを前記第1絶縁膜および前記接着層へ転写 する工程とを有する半導体装置の製造方法であって、 前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、前記接着層は50nm以下の厚さのシリコン酸化 膜であることを特徴とする半導体装置の製造方法。

【請求項7】(a) 導電層が形成された下地上に、第1 20 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い第 2 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い第 2 絶縁膜、およびハードマスクを順次堆積する工程と、(b) 前記ハードマスク上に、レジストパターンを形成する工程と、(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのパターンを前記ハードマスクへ転写する工程と、(e) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第2 絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第1 絶縁膜へ転写する工程とを有する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、前記ハードマスクは金属膜または金属化合物であ ることを特徴とする半導体装置の製造方法。

【請求項8】(a) 導電層が形成された下地上に、第1 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い第 40 2 絶縁膜、およびハードマスクを順次堆積する工程と、(b) 前記ハードマスク上に、レジストパターンを形成する工程と、(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのパターンを前記ハードマスクおよび前記第2 絶縁膜の上部へ転写する工程と、(d) 前記レジストパターンを除去する工程と、(e) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第2 絶縁膜の下部へ選択的に転写する工程と、(f) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクの存在下でエッチング処理を施し、前記ハードマ

スクのパターンを前記第1絶縁膜へ転写する工程とを有する半導体装置の製造方法であって、

前記第1 絶縁膜はシリコン酸化膜よりも低い比誘電率を有する有機官能基を持つ絶縁膜であり、前記第2 絶縁膜はシリコン窒化膜よりも低い比誘電率を有する絶縁膜であり、前記ハードマスクはシリコン窒化膜であることを特徴とする半導体装置の製造方法。

【請求項9】 (a) 導電層が形成された下地上に、第1 絶縁膜、前記第1絶縁膜よりもエッチング耐性の低い第 2 絶縁膜、およびハードマスクを順次堆積する工程と、 (b) 前記ハードマスク上に、レジストパターンを形成 する工程と、(c)前記レジストパターンの存在下でエ ッチング処理を施し、前記レジストパターンのパターン を前記ハードマスクへ転写する工程と、(d)前記レジ ストパターンを除去する工程と、(e)前記ハードマス クの存在下でエッチング処理を施し、前記ハードマスク のパターンを前記第2絶縁膜へ選択的に転写する工程 と、(f)前記ハードマスクの存在下でエッチング処理 を施し、前記ハードマスクのパターンを前記第1絶縁膜 へ転写する工程と、(g)基板の全面にバリアメタル層 および銅膜を順次堆積する工程と、(h)前記第2絶縁 膜の上部が露出するまで、前記バリアメタル層および前 記銅膜を除去する工程とを有する半導体装置の製造方法

前記第1 絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2 絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あることを特徴とする半導体装置の製造方法。

【請求項10】(a)導電層が形成された下地上に、第 1絶縁膜、前記第1絶縁膜よりもエッチング耐性の低い 第2絶縁膜、およびハードマスクを順次堆積する工程 と、(b) 前記ハードマスク上に、レジストパターンを 形成する工程と、(c)前記レジストパターンの存在下 でエッチング処理を施し、前記レジストパターンのパタ ーンを前記ハードマスクへ転写する工程と、(d) 前記 レジストパターンを除去する工程と、(e)前記ハード マスクの存在下でエッチング処理を施し、前記ハードマ スクのパターンを前記第2絶縁膜へ選択的に転写する工 程と、(f)前記ハードマスクの存在下でエッチング処 理を施し、前記ハードマスクのパターンを前記第1絶縁 膜へ転写する工程と、(g)基板の全面にバリアメタル 層および銅膜を順次堆積する工程と、(h)前記第2絶 縁膜の上部が露出するまで、前記バリアメタル層および 前記銅膜を除去する工程とを有する半導体装置の製造方 法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、

o 前記第1絶縁膜の堆積膜厚は50~200nm程度、前

記第2絶縁膜の堆積膜厚は200~2000nm程度、 前記ハードマスクの堆積膜厚は50~200nm程度で あることを特徴とする半導体装置の製造方法。

【請求項11】(a) 導電層が形成された下地上に、第 1 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い 第2絶縁膜、およびハードマスクを順次堆積する工程 と、(b)前記ハードマスク上に、レジストパターンを 形成する工程と、(c)前記レジストパターンの存在下 でエッチング処理を施し、前記レジストパターンのパタ ーンを前記ハードマスクへ転写する工程と、(d) 前記 レジストパターンを除去する工程と、(e)前記ハード マスクの存在下でエッチング処理を施し、前記ハードマ スクのパターンを前記第2絶縁膜へ選択的に転写する工 程と、(f)前記ハードマスクの存在下でエッチング処 理を施し、前記ハードマスクのパターンを前記第1絶縁 膜へ転写する工程と、(g)基板の全面にバリアメタル 層および銅膜を順次堆積する工程と、(h)前記第2絶 縁膜の上部が露出するまで、前記バリアメタル層および 前記銅膜を除去する工程とを有する半導体装置の製造方 法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、

前記第1絶縁膜の堆積膜厚は200~3000nm程度、前記第2絶縁膜の堆積膜厚は100~500nm程度、前記ハードマスクの堆積膜厚は50~200nm程度であることを特徴とする半導体装置の製造方法。

【請求項12】(a) 導電層が形成された下地上に、接着層、第1 絶縁膜、前記第1 絶縁膜よりもエッチング耐 30性の低い第2 絶縁膜、およびハードマスクを順次堆積する工程と、(b) 前記ハードマスク上に、レジストパターンを形成する工程と、(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのパターンを前記ハードマスクへ転写する工程と、

- (d) 前記レジストパターンを除去する工程と、(e) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第2絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前40記第1絶縁膜および前記接着層へ転写する工程と、
- (g) 基板の全面にバリアメタル層および銅膜を順次堆 積する工程と、(h) 前記第2絶縁膜の上部が露出する まで、前記バリアメタル層および前記銅膜を除去する工 程とを有する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、前記接着層は50nm以下の厚さのシリコン酸化 膜であることを特徴とする半導体装置の製造方法。

【請求項13】(a)導電層が形成された下地に水素ア ニール処理を施した後、第1絶縁膜、前記第1絶縁膜よ りもエッチング耐性の低い第2絶縁膜、およびハードマ スクを順次堆積する工程と、(b)前記ハードマスク上 に、レジストパターンを形成する工程と、(c)前記レ ジストパターンの存在下でエッチング処理を施し、前記 レジストパターンのパターンを前記ハードマスクへ転写 する工程と、(d)前記レジストパターンを除去する工 程と、(e)前記ハードマスクの存在下でエッチング処 理を施し、前記ハードマスクのパターンを前記第2絶縁 膜へ選択的に転写する工程と、(f)前記ハードマスク の存在下でエッチング処理を施し、前記ハードマスクの パターンを前記第1絶縁膜へ転写する工程と、(g)基 板の全面にバリアメタル層および銅膜を順次堆積する工 程と、(h)前記第2絶縁膜の上部が露出するまで、前 記バリアメタル層および前記銅膜を除去する工程とを有 する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あることを特徴とする半導体装置の製造方法。

【請求項14】(a) 導電層が形成された下地に水素アニール処理を施した後、接着層、第1絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い第2絶縁膜、およびハードマスクを順次堆積する工程と、(b) 前記ハードマスク上に、レジストパターンを形成する工程と、

(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのパターンを前記ハードマスクへ転写する工程と、(d) 前記レジストパターンを除去する工程と、(e) 前記ハードマスクのパターンを前記第2絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクのパターンを前記第1絶縁膜へ転写する工程と、(f) 前記ハードマスクのパターンを前記第1絶縁膜へ転写する工程と、(g) 基板の全面にバリアメタル層および銅膜を順次堆積する工程と、(h) 前記第2絶縁膜の上部が露出するまで、前記バリアメタル層および前記頻度を除去する工程とを有する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を 有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜で あり、前記接着層は50nm以下の厚さのシリコン酸化 膜であることを特徴とする半導体装置の製造方法。

【請求項15】(a) 導電層が形成された下地上に、第1 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い第2 絶縁膜、およびハードマスクを順次堆積する工程と、(b) 前記ハードマスク上に、レジストパターンを形成する工程と、(c) 前記レジストパターンの存在下でエッチング処理を施し、前記レジストパターンのパターンを前記ハードマスクへ転写する工程と、(d) 前記

レジストパターンを除去する工程と、(e) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第2絶縁膜へ選択的に転写する工程と、(f) 前記ハードマスクの存在下でエッチング処理を施し、前記ハードマスクのパターンを前記第1絶縁膜へ転写する工程と、(g) 基板の全面にバリアメタル層および銅膜を順次堆積する工程と、(h) 前記第2絶縁膜の上部が露出するまで、前記バリアメタル層および前記銅膜を除去する工程とを有する半導体装置の製造方法であって、

前記第1 絶縁膜はシリコン酸化膜よりも低い比誘電率を有する有機官能基を持つ絶縁膜であり、前記第2 絶縁膜はシリコン窒化膜よりも低い比誘電率を有する絶縁膜であり、前記ハードマスクは金属膜または金属化合物であることを特徴とする半導体装置の製造方法。

【請求項16】(a) 導電層が形成された下地上に、第 1 絶縁膜、前記第1 絶縁膜よりもエッチング耐性の低い 第2絶縁膜、およびハードマスクを順次堆積する工程 と、(b) 前記ハードマスク上に、レジストパターンを 形成する工程と、(c)前記レジストパターンの存在下 20 でエッチング処理を施し、前記レジストパターンのパタ ーンを前記ハードマスクおよび前記第2絶縁膜の上部へ 転写する工程と、(d)前記レジストパターンを除去す る工程と、(e)前記ハードマスクの存在下でエッチン グ処理を施し、前記ハードマスクのパターンを前記第2 絶縁膜の下部へ選択的に転写する工程と、(f)前記ハ ードマスクの存在下でエッチング処理を施し、前記ハー ドマスクのパターンを前記第1絶縁膜へ転写する工程 と、(g)基板の全面にバリアメタル層および銅膜を順 次堆積する工程と、(h)前記第2絶縁膜の上部が露出 30 するまで、前記バリアメタル層および前記銅膜を除去す る工程とを有する半導体装置の製造方法であって、

前記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を有する有機官能基を持つ絶縁膜であり、前記第2絶縁膜はシリコン窒化膜よりも低い比誘電率を有する絶縁膜であり、前記ハードマスクはシリコン窒化膜であることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 40 技術に関し、特に、いわゆるダマシン(Damascene)法 を用いて形成された多層配線構造、およびそのような多 層配線構造を有する半導体装置に適用して有効な技術に 関する。

[0002]

【従来の技術】半導体装置の高性能化および微細化に伴い、多層配線技術は半導体装置製造において必要な技術となっている。半導体集積回路における配線層の形成法として、層間絶縁層上にアルミニウム(A1)合金またはタングステン(W)等の高融点金属薄膜を成膜した

後、フォトリソグラフィ工程により配線用薄膜上に配線パターンと同一形状のレジストパターンを形成し、それをマスクとしてドライエッチング工程により配線パターンを形成する方法が知られている。しかし、このアルミニウム合金等を用いる方法では配線の微細化に伴い、配線抵抗の増大が顕著となり、それに伴い配線遅延が増加し、半導体装置の性能が低下する等の問題がある。特に、高性能なロジックLSI(Large Scale Integrated Circuit)においては、その性能阻害要因として大きな問題が生じている。

【0003】このため、層間絶縁層に形成した溝上に銅(Cu)を主導体層とする配線用金属を埋め込んだ後、溝外部の余分な金属をCMP (Chemical Mechanical Polishing) 法を用いて除去することにより溝内に配線パターンを形成する方法(いわゆるダマシン法)が検討されている。

【0004】ところで、銅配線を埋め込む溝が形成される層間絶縁層には、エッチングストッパー膜およびTEOS酸化膜が下層から順に堆積された積層構造が提案されている。TEOS酸化膜は、TEOS(Tetra Ethyl Ortho Silicate: Si($(0C_2 \text{Hs})$) ガスとオゾン (O_3) ガスとを用いたプラズマCVD(Chemical Vapor Deposition)法で成膜される。エッチングストッパー膜としては、層間絶縁層をTEOS酸化膜で構成する場合、通常シリコン窒化膜が用いられている。

【0005】しかし、シリコン窒化膜の比誘電率が約7程度と高いため、層間絶縁層中にシリコン窒化膜を設けると、層間絶縁層全体の比誘電率が高くなるという問題が生ずる。これは配線間容量の増大を招き、半導体装置の動作速度の劣化や消費電力の増大に繋がる。

【0006】そこで、比誘電率が2~3程度と相対的に低く、TEOS酸化膜に対してエッチング選択比がとれる低誘電率材料の採用が検討され、なかでも、熱に対して比較的安定であり、また湿度に対しても高い耐性を有する有機SOG (Spin On Glass) 膜が層間絶縁層を構成する材料として有望視されている。

【0007】なお、有機SOG膜を層間絶縁層に適用した配線プロセスについては、たとえば株式会社プレスジャーナル発行「セミコンダクタ・ワールド(Semiconduc torWorld)」1998年2月号、P103~P107に記載されている。

[0008]

【発明が解決しようとする課題】しかし、有機SOG膜をエッチングストッパー膜とする層間絶縁層に、ダマシン法による多層配線を形成する工程について、本発明者らが検討したところ、以下のような問題あることを認識した。

【0009】すなわち、パターニングされたレジスト膜をマスクとしてTEOS酸化膜および有機SOG膜を順次加工することで溝パターンを形成し、その後、上記レ

の推移時度は200~0

ジスト膜を酸素プラズマで除去すると、有機SOG膜に - OH基が生成されて、有機SOG膜の膜質が粗となっ てしまう。- OH基の発生に伴い有機SOG膜中の水分 が増加し、さらに熱が加わることで生じる脱水縮合反応 での膜収縮によって有機SOG膜にクラックが生じてし まう。

【0010】本発明の目的は、ダマシン配線の信頼度を 向上することのできる技術を提供することにある。

【0011】本発明の他の目的は、配線間の容量を低減 し、半導体装置の性能向上が図れる技術を提供すること にある

【0012】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0013]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

(1) 本発明の半導体装置の製造方法は、(a) プラグ または配線が形成された下地上に、第1絶縁膜、第1絶 20 縁膜よりもエッチング耐性の低い第2絶縁膜、およびハ ードマスクを順次堆積する工程と、(b) ハードマスク 上に、レジストパターンを形成する工程と、(c)レジ ストパターンの存在下でエッチング処理を施し、レジス トパターンのパターンをハードマスクへ転写する工程 と、(d)レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハード マスクのパターンを第2絶縁膜へ選択的に転写する工程 と、(f)ハードマスクの存在下でエッチング処理を施 し、ハードマスクのパターンを第1絶縁膜へ転写する工 程とを有し、上記第1絶縁膜はシリコン酸化膜よりも低 い比誘電率を有する有機官能基を持つ絶縁膜、上記第2 絶縁膜はシリコン窒化膜よりも低い比誘電率を有する絶 縁膜とするものである。

(2) 本発明の半導体装置の製造方法は、(a) プラグ または配線が形成された下地上に、第1絶縁膜、第1絶 縁膜よりもエッチング耐性の低い第2絶縁膜、およびハ ードマスクを順次堆積する工程と、(b) ハードマスク 上に、レジストパターンを形成する工程と、(c)レジ ストパターンの存在下でエッチング処理を施し、レジス 40 トパターンのパターンをハードマスクへ転写する工程 と、(d)レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハード マスクのパターンを第2絶縁膜へ選択的に転写する工程 と、(f)ハードマスクの存在下でエッチング処理を施 し、ハードマスクのパターンを第1絶縁膜へ転写する工 程とを有し、上記第1絶縁膜はシリコン酸化膜よりも低 い比誘電率を有する有機官能基を持つ絶縁膜、上記第2 絶縁膜はシリコン窒化膜よりも低い比誘電率を有する絶 縁膜とし、上記第1絶縁膜の堆積膜厚は50~200n

m程度、上記第2絶縁膜の堆積膜厚は200~2000 nm程度、上記ハードマスクの堆積膜厚は50~200 nm程度とするものである。

10

(3) 本発明の半導体装置の製造方法は、(a) プラグ または配線が形成された下地上に、第1絶縁膜、第1絶 縁膜に対してエッチング耐性の低い第2絶縁膜、および ハードマスクを順次堆積する工程と、(b)ハードマス ク上に、レジストパターンを形成する工程と、(c)レ ジストパターンの存在下でエッチング処理を施し、レジ ストパターンのパターンをハードマスクへ転写する工程 と、(d)レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハード マスクのパターンを第2絶縁膜へ選択的に転写する工程 と、(f)ハードマスクの存在下でエッチング処理を施 し、ハードマスクのパターンを第1絶縁膜へ転写する工 程とを有し、上記第1絶縁膜はシリコン酸化膜よりも低 い比誘電率を有する有機官能基を持つ絶縁膜、前記第2 絶縁膜はシリコン窒化膜よりも低い比誘電率を有する絶 縁膜とし、上記第1絶縁膜の堆積膜厚は200~300 0 n m程度、上記第2絶縁膜の堆積膜厚は100~50 0 n m程度、上記ハードマスクの堆積膜厚は50~20 0 n m程度とするものである。

(4) 本発明の半導体装置の製造方法は、(a) プラグ または配線が形成された下地上に、接着層、第1絶縁 膜、第1絶縁膜よりもエッチング耐性の低い第2絶縁 膜、およびハードマスクを順次堆積する工程と、(b) ハードマスク上に、レジストパターンを形成する工程 と、(c)レジストパターンの存在下でエッチング処理 を施し、レジストパターンのパターンをハードマスクへ 転写する工程と、(d)レジストパターンを除去する工 程と、(e)ハードマスクの存在下でエッチング処理を 施し、ハードマスクのパターンを第2絶縁膜へ選択的に 転写する工程と、(f)ハードマスクの存在下でエッチ ング処理を施し、ハードマスクのパターンを第1絶縁膜 および接着層へ転写する工程とを有し、上記第1絶縁膜 はシリコン酸化膜よりも低い比誘電率を有する有機官能 基を持つ絶縁膜、上記第2絶縁膜はシリコン窒化膜より も低い比誘電率を有する絶縁膜、上記接着層は50nm 以下の厚さのシリコン酸化膜とするものである。

(5) 本発明の半導体装置の製造方法は、(a) プラグまたは配線が形成された下地に水素アニール処理を施した後、第1絶縁膜、第1絶縁膜よりもエッチング耐性の低い第2絶縁膜、およびハードマスクを順次堆積する工程と、(b) ハードマスク上に、レジストパターンを形成する工程と、(c) レジストパターンの存在下でエッチング処理を施し、レジストパターンのパターンをハードマスクへ転写する工程と、(d) レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハードマスクのパターンを第2絶縁膜へ選択的に転写する工程と、(f) ハードマスクの存在

12

下でエッチング処理を施し、ハードマスクのパターンを 第1絶縁膜へ転写する工程とを有し、上記第1絶縁膜は シリコン酸化膜よりも低い比誘電率を有する有機官能基 を持つ絶縁膜、上記第2絶縁膜はシリコン窒化膜よりも 低い比誘電率を有する絶縁膜とするものである。

(6) 本発明の半導体装置の製造方法は、(a) プラグ または配線が形成された下地に水素アニール処理を施し た後、接着層、第1絶縁膜、第1絶縁膜よりもエッチン グ耐性の低い第2絶縁膜、およびハードマスクを順次堆 積する工程と、(b)ハードマスク上に、レジストパタ ーンを形成する工程と、(c)レジストパターンの存在 下でエッチング処理を施し、レジストパターンのパター ンをハードマスクへ転写する工程と、(d)レジストパ ターンを除去する工程と、(e)ハードマスクの存在下 でエッチング処理を施し、ハードマスクのパターンを第 2 絶縁膜へ選択的に転写する工程と、 (f) ハードマス クの存在下でエッチング処理を施し、ハードマスクのパ ターンを第1絶縁膜および接着層へ転写する工程とを有 し、上記第1絶縁膜はシリコン酸化膜よりも低い比誘電 率を有する有機官能基を持つ絶縁膜、上記第2絶縁膜は 20 シリコン窒化膜よりも低い比誘電率を有する絶縁膜、上 記接着層は50mm以下の厚さのシリコン酸化膜とする ものである。

(7) 本発明の半導体装置の製造方法は、(a) プラグまたは配線が形成された下地上に、第1絶縁膜、第1絶縁膜よりもエッチング耐性の低い第2絶縁膜、およびハードマスクを順次堆積する工程と、(b) ハードマスク上に、レジストパターンを形成する工程と、(c) レジストパターンの存在下でエッチング処理を施し、レジストパターンのパターンを前記ハードマスクへ転写する工 30程と、(d) レジストパターンを除去する工程と、

(e) ハードマスクの存在下でエッチング処理を施し、ハードマスクのパターンを第2絶縁膜へ選択的に転写する工程と、(f) ハードマスクの存在下でエッチング処理を施し、ハードマスクのパターンを第1絶縁膜へ転写する工程とを有し、上記第1絶縁膜はシリコン酸化膜よりも低い比誘電率を有する有機官能基を持つ絶縁膜、上記第2絶縁膜はシリコン窒化膜よりも低い比誘電率を有する絶縁膜、上記ハードマスクは金属膜または金属化合物とするものである。

(8) 本発明の半導体装置の製造方法は、(a) プラグまたは配線が形成された下地上に、第1 絶縁膜、第1 絶縁膜よりもエッチング耐性の低い第2 絶縁膜、およびハードマスクを順次堆積する工程と、(b) ハードマスク上に、レジストパターンを形成する工程と、(c) レジストパターンの存在下でエッチング処理を施し、レジストパターンのパターンをハードマスクおよび第2 絶縁膜の上部へ転写する工程と、(d) レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハードマスクのパターンを第2 絶縁膜の50

下部へ選択的に転写する工程と、(f) ハードマスクの存在下でエッチング処理を施し、ハードマスクのパターンを第1 絶縁膜へ転写する工程とを有し、上記第1 絶縁膜はシリコン酸化膜よりも低い比誘電率を有する有機官能基を持つ絶縁膜、上記第2 絶縁膜はシリコン窒化膜よりも低い比誘電率を有する絶縁膜、上記ハードマスクはシリコン窒化膜とするものである。

(9) 本発明の半導体装置の製造方法は、(a) プラグ または配線が形成された下地上に、第1絶縁膜、第1絶 縁膜よりもエッチング耐性の低い第2絶縁膜、およびハ ードマスクを順次堆積する工程と、(b)ハードマスク 上に、レジストパターンを形成する工程と、(c)レジ ストパターンの存在下でエッチング処理を施し、レジス トパターンのパターンをハードマスクへ転写する工程 と、(d) レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハード マスクのパターンを第2絶縁膜へ選択的に転写する工程 と、(f)ハードマスクの存在下でエッチング処理を施 し、ハードマスクのパターンを第1絶縁膜へ転写する工 程と、(g)基板の全面にバリアメタル層および銅膜を 順次堆積する工程と、(h)第2絶縁膜の上部が露出す るまで、バリアメタル層および銅膜を除去する工程とを 有し、上記第1絶縁膜はシリコン酸化膜よりも低い比誘 電率を有する有機官能基を持つ絶縁膜、上記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜と するものである。

(10) 本発明の半導体装置の製造方法は、(a) プラ グまたは配線が形成された下地上に、第1絶縁膜、第1 絶縁膜よりもエッチング耐性の低い第2絶縁膜、および ハードマスクを順次堆積する工程と、(b)ハードマス ク上に、レジストパターンを形成する工程と、(c) レ ジストパターンの存在下でエッチング処理を施し、レジ ストパターンのパターンをハードマスクへ転写する工程 と、(d)レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハード マスクのパターンを第2絶縁膜へ選択的に転写する工程 と、(f)ハードマスクの存在下でエッチング処理を施 し、ハードマスクのパターンを第1絶縁膜へ転写する工 程と、(g)基板の全面にバリアメタル層および銅膜を 順次堆積する工程と、(h)第2絶縁膜の上部が露出す るまで、バリアメタル層および前記銅膜を除去する工程 とを有し、上記第1絶縁膜はシリコン酸化膜よりも低い 比誘電率を有する有機官能基を持つ絶縁膜、上記第2絶 縁膜はシリコン窒化膜よりも低い比誘電率を有する絶縁 膜とし、上記第1絶縁膜の堆積膜厚は50~200nm 程度、上記第2絶縁膜の堆積膜厚は200~2000m m程度、上記ハードマスクの堆積膜厚は50~200n m程度とするものである。

(11) 本発明の半導体装置の製造方法は、(a) プラグまたは配線が形成された下地上に、第1絶縁膜、第1

20

40

絶縁膜よりもエッチング耐性の低い第2絶縁膜、および ハードマスクを順次堆積する工程と、(b) ハードマス ク上に、レジストパターンを形成する工程と、(c) レ ジストパターンの存在下でエッチング処理を施し、レジ ストパターンのパターンをハードマスクへ転写する工程 と、(d)レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハード マスクのパターンを第2絶縁膜へ選択的に転写する工程 と、(f)ハードマスクの存在下でエッチング処理を施 し、ハードマスクのパターンを第1絶縁膜へ転写するエ 10 程と、(g)基板の全面にバリアメタル層および銅膜を 順次堆積する工程と、(h)第2絶縁膜の上部が露出す るまで、バリアメタル層および銅膜を除去する工程とを 有し、上記第1絶縁膜はシリコン酸化膜よりも低い比誘 電率を有する有機官能基を持つ絶縁膜、上記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜と し、上記第1絶縁膜の堆積膜厚は200~3000nm 程度、上記第2絶縁膜の堆積膜厚は100~500nm 程度、上記ハードマスクの堆積膜厚は50~200nm 程度とするものである。

(12) 本発明の半導体装置の製造方法は、(a) プラ グまたは配線が形成された下地上に、接着層、第1絶縁 膜、第1絶縁膜よりもエッチング耐性の低い第2絶縁 膜、およびハードマスクを順次堆積する工程と、(b) ハードマスク上に、レジストパターンを形成する工程 と、(c)レジストパターンの存在下でエッチング処理 を施し、レジストパターンのパターンを前記ハードマス クへ転写する工程と、(d) レジストパターンを除去す る工程と、(e)ハードマスクの存在下でエッチング処 理を施し、ハードマスクのパターンを第2絶縁膜へ選択 30 的に転写する工程と、(f)ハードマスクの存在下でエ ッチング処理を施し、ハードマスクのパターンを第1絶 縁膜および接着層へ転写する工程と、(g) 基板の全面 にバリアメタル層および銅膜を順次堆積する工程と、

(h) 第2絶縁膜の上部が露出するまで、バリアメタル 層および銅膜を除去する工程とを有し、上記第1絶縁膜 はシリコン酸化膜よりも低い比誘電率を有する有機官能 基を持つ絶縁膜、上記第2絶縁膜はシリコン窒化膜より も低い比誘電率を有する絶縁膜、上記接着層は50nm 以下の厚さのシリコン酸化膜とするものである。

(13) 本発明の半導体装置の製造方法は、(a) プラ グまたは配線が形成された下地上に水素アニール処理を 施した後、第1絶縁膜、第1絶縁膜よりもエッチング耐 性の低い第2絶縁膜、およびハードマスクを順次堆積す る工程と、(b)ハードマスク上に、レジストパターン を形成する工程と、(c)レジストパターンの存在下で エッチング処理を施し、レジストパターンのパターンを ハードマスクへ転写する工程と、(d)レジストパター ンを除去する工程と、(e)ハードマスクの存在下でエ ッチング処理を施し、ハードマスクのパターンを第2絶 50 縁膜へ選択的に転写する工程と、(f) ハードマスクの 存在下でエッチング処理を施し、ハードマスクのパター ンを第1絶縁膜へ転写する工程と、(g)基板の全面に バリアメタル層および銅膜を順次堆積する工程と、

(h) 第2絶縁膜の上部が露出するまで、バリアメタル 層および銅膜を除去する工程とを有し、上記第1絶縁膜 はシリコン酸化膜よりも低い比誘電率を有する有機官能 基を持つ絶縁膜、上記第2絶縁膜はシリコン窒化膜より も低い比誘電率を有する絶縁膜とするものである。

(14) 本発明の半導体装置の製造方法は、(a) プラ グまたは配線が形成された下地に水素アニール処理を施 した後、接着層、第1絶縁膜、第1絶縁膜よりもエッチ ング耐性の低い第2絶縁膜、およびハードマスクを順次 堆積する工程と、(b)ハードマスク上に、レジストパ ターンを形成する工程と、(c) レジストパターンの存 在下でエッチング処理を施し、レジストパターンのパタ ーンをハードマスクへ転写する工程と、(d)レジスト パターンを除去する工程と、(e)ハードマスクの存在 下でエッチング処理を施し、ハードマスクのパターンを 第2絶縁膜へ選択的に転写する工程と、(f)ハードマ スクの存在下でエッチング処理を施し、ハードマスクの パターンを第1絶縁膜へ転写する工程と、(g) 基板の 全面にバリアメタル層および銅膜を順次堆積する工程 と、(h)第2絶縁膜の上部が露出するまで、バリアメ タル層および銅膜を除去する工程とを有し、上記第1絶 縁膜はシリコン酸化膜よりも低い比誘電率を有する有機 官能基を持つ絶縁膜、上記第2絶縁膜はシリコン窒化膜 よりも低い比誘電率を有する絶縁膜、上記接着層は50 n m以下の厚さのシリコン酸化膜とするものである。

(15) 本発明の半導体装置の製造方法は、(a) プラ グまたは配線が形成された下地上に、第1絶縁膜、第1 絶縁膜よりもエッチング耐性の低い第2絶縁膜、および ハードマスクを順次堆積する工程と、(b) ハードマス ク上に、レジストパターンを形成する工程と、(c)レ ジストパターンの存在下でエッチング処理を施し、レジ ストパターンのパターンをハードマスクへ転写する工程 と、(d)レジストパターンを除去する工程と、(e) ハードマスクの存在下でエッチング処理を施し、ハード マスクのパターンを第2絶縁膜へ選択的に転写する工程 と、(f)ハードマスクの存在下でエッチング処理を施 し、ハードマスクのパターンを第1絶縁膜へ転写するエ 程と、(g)基板の全面にバリアメタル層および銅膜を 順次堆積する工程と、(h)第2絶縁膜の上部が露出す るまで、バリアメタル層および銅膜を除去する工程とを 有し、上記第1絶縁膜はシリコン酸化膜よりも低い比誘 電率を有する有機官能基を持つ絶縁膜、上記第2絶縁膜 はシリコン窒化膜よりも低い比誘電率を有する絶縁膜、 上記ハードマスクは金属膜または金属化合物とするもの である。

(16) 本発明の半導体装置の製造方法は、(a) プラ

グまたは配線が形成された下地上に、第1絶縁膜、第1 絶縁膜よりもエッチング耐性の低い第2絶縁膜、およびハードマスクを順次堆積する工程と、(b)ハードマスク上に、レジストパターンを形成する工程と、(c)レジストパターンの存在下でエッチング処理を施し、レジストパターンのパターンをハードマスクおよび第2絶縁膜の上部へ転写する工程と、(d)レジストパターンを除去する工程と、(e)ハードマスクの存在下でエッチング処理を施し、ハードマスクのパターンを第2絶縁膜の下部へ選択的に転写する工程と、(f)ハードマスクの存在下でエッチング処理を施し、ハードマスクのパターンを第1絶縁膜へ転写する工程と、(g)基板の全面にバリアメタル層および銅膜を順次堆積する工程と、

(h) 第2 絶縁膜の上部が露出するまで、バリアメタル 層および銅膜を除去する工程とを有し、上記第1 絶縁膜 はシリコン酸化膜よりも低い比誘電率を有する有機官能 基を持つ絶縁膜、上記第2 絶縁膜はシリコン窒化膜より も低い比誘電率を有する絶縁膜、上記ハードマスクはシ リコン窒化膜とするものである。

【0014】上記した手段によれば、ハードマスクにパターンを転写するために用いられるレジストパターンを酸素プラズマで除去する際、第1絶縁膜は第2絶縁膜により保護されることから、第1絶縁膜を酸素プラズマ耐性の低い有機絶縁膜で構成しても、第1絶縁膜は酸化プラズマの影響を受けることがなく、第1絶縁膜の膜質の変化を抑えることができる。また、第1絶縁膜自体はハードマスクで加工されることから、酸素プラズマに晒されることがない。

【0015】さらに、シリコン窒化膜よりも低い比誘電率を有する第2絶縁膜の加工の際のエッチング用ストッパとして、比誘電率がシリコン酸化膜よりも低い有機絶縁膜で構成される第1絶縁膜を用いることで、プラグまたは配線を取り囲む絶縁膜を、シリコン窒化膜よりも低い誘電率を有する絶縁膜とシリコン酸化膜よりも低い誘電率を有する有機絶縁膜とで構成することが可能となり、配線間容量の増加を抑えることができる。

【0016】さらに、第1絶縁膜に対するハードマスクのエッチング選択比を高くすることで、シリコン酸化膜よりも比誘電率が低い第1絶縁膜を厚く形成することを可能とし、これにより配線間容量の増加抑制の高い効果を得ることができる。

【0017】さらに、下地を構成するプラグまたは配線を形成した後に水素アニール処理を施し、プラグまたは配線に生じた隙間からの脱ガスを積極的に発生させることによって、プラグまたは配線上に形成される第1絶縁膜のはがれを防ぐことができる。また、プラグまたは配線上に接着層を設けることで、第1絶縁膜または第2絶縁膜の成膜時においてプラグまたは配線に生じた隙間からの脱ガスが発生しても、脱ガスの影響による第1絶縁膜のはがれを防ぐことができる。

[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

【0019】(実施の形態1)図1~図19は、本実施の形態1の半導体装置の製造方法の一例を工程順に示した断面図である。以下、図面を用いて工程順に説明する。

【0020】まず、図1に示すように、たとえばp型の単結晶シリコンからなる半導体基板1を用意し、半導体基板1の主面に素子分離領域2を形成する。素子分離領域2は、たとえば以下のようにして形成できる。まず、半導体基板1の主面上にシリコン酸化膜(SiO2)およびシリコン窒化膜(Si3N4)を順次形成し、このシリコン窒化膜をパターニングされたフォトレジスト膜を用いてエッチングし、このエッチングされたシリコン窒化膜をマスクとして半導体基板1に浅溝を形成する。その後、浅溝を埋め込む絶縁膜、たとえばシリコン酸化膜を堆積し、CMP法等を用いて浅溝以外の領域のシリコン酸化膜を除去し、さらにウエットエッチング法等によりシリコン窒化膜を除去する。これにより素子分離領域2が形成される。

【0021】次に、パターニングされたフォトレジスト膜をマスクとして不純物をイオン注入し、pウェル3およびnウェル4を形成する。pウェル3にはp型の導電型を示す不純物たとえばボロン(B)をイオン注入し、nウェルにはn型の導電型を示す不純物たとえばリン(P)をイオン注入する。この後、各ウェル領域にMISFET (Metal Insulator Semiconductor Field Effect Transistor)のしきい値を制御するための不純物をイオン注入してもよい。

【0022】次に、ゲート絶縁膜5となるシリコン酸化 膜、ゲート電極 6 となる多結晶シリコン膜およびキャッ プ絶縁膜7となるシリコン酸化膜を順次堆積して積層膜 を形成し、フォトリソグラフィ技術によりパターニング されたフォトレジスト膜をマスクとして前記積層膜をエ ッチングする。これにより、ゲート絶縁膜5、ゲート電 極6およびキャップ絶縁膜7を形成する。ゲート絶縁膜 5は、たとえば熱CVD法により形成することができ、 ゲート電極6は、たとえばCVD法により形成すること ができる。ゲート電極6の抵抗値を低減するために、n 型あるいはp型の不純物をMISFETのチャネル型に 応じてドープしてもよい。すなわち、nチャネルMIS FETのゲート電極にはn型不純物を、pチャネルMI SFETのゲート電極にはp型不純物をドープしてもよ い。この場合イオン注入法を用いることができる。な お、ゲート電極6の上部にタングステンシリサイド (W Six)、モリブデンシリサイド (MoSix)、チタン シリサイド(TiSi×)、タンタルシリサイド(Ta

Six)等の高融点金属シリサイド膜を積層してもよく、窒化チタン(TiN)、窒化タングステン(WN)等のバリアメタル層を介してタングステン等の金属層を形成してもよい。これによりゲート電極6のシート抵抗値を低減し、MISFETの動作速度を向上できる。キャップ絶縁膜7は、たとえばCVD法により堆積することができる。

【0023】次に、半導体基板1上に、たとえばCVD 法でシリコン酸化膜を堆積した後、このシリコン酸化膜 を異方性エッチングすることにより、ゲート電極6の側 壁にサイドウォールスペーサ8を形成する。その後、フ オトレジスト膜をマスクとして、pウェル3にn型不純 物(たとえばリン、ヒ素(As))をイオン注入し、p ウェル3上のゲート電極6の両側に n型半導体領域9を 形成する。 n型半導体領域 9 は、ゲート電極 6 およびサ イドウォールスペーサ8に対して自己整合的に形成され る。また、n型半導体領域9は、nチャネルMISFE Tのソース、ドレイン領域として機能する。同様に、フ オトレジスト膜をマスクとして、nウェル4にp型不純 物 (たとえばボロン) をイオン注入し、nウェル4上の 20 ゲート電極6の両側にp型半導体領域10を形成する。 p型半導体領域10は、ゲート電極6およびサイドウォ ールスペーサ8に対して自己整合的に形成され、pチャ ネルMISFETのソース、ドレイン領域として機能す る。

【0024】なお、サイドウォールスペーサ8の形成前に低濃度の不純物半導体領域を形成し、サイドウォールスペーサ8の形成後に高濃度の不純物半導体領域を形成して、いわゆるLDD (Lightly Doped Drain) 構造としてもよい。

【0025】次に、図2に示すように、半導体基板1上にCVD法またはスパッタ法でシリコン酸化膜を堆積した後、そのシリコン酸化膜を、たとえばCMP法で研磨することにより、表面が平坦化された第1層間絶縁膜11を形成する。第1層間絶縁膜11は、シリコン窒化膜、SOG膜、BPSG (Boron Phosphor Silicate Glass)膜、PSG (Phosphor Silicate Glass)膜等の積層膜で形成してもよい。

【0026】次に、フォトリソグラフィ技術を用いて第 1層間絶縁膜11に接続孔12を形成する。この接続孔 12は、n型半導体領域9あるいはp型半導体領域10 上の必要部分に形成する。

【0027】次に、接続孔12内にプラグ13を、たとえば以下のようにして形成する。まず、接続孔12の内部を含む半導体基板1の全面に窒化チタン膜を形成する。窒化チタン膜は、たとえばCVD法により形成できる。CVD法は被膜の段差被覆性に優れるため、微細な接続孔12内にも均一な膜厚で窒化チタン膜を形成できる。次に、接続孔12を埋め込むタングステン膜を形成する。タングステン膜は、たとえばCVD法で形成でき

る、CVD法であれば同様に微細な接続孔12内をタングステンで埋め込むことができる。次に、接続孔12以外の領域のタングステン膜および窒化チタン膜を、たとえばCMP法により除去してプラグ13を形成できる。なお、窒化チタン膜の形成前に、たとえばチタン(Ti)膜を堆積し、熱処理を行って接続孔12の底部における半導体基板(n型あるいはp型の半導体領域9,10)をシリサイド化してもよい。このようなシリサイド層を形成することにより、接続孔12底部でのコンタクト抵抗を低減できる。

【0028】次に、半導体基板1の全面に、たとえばタングステン膜を形成し、このタングステン膜をフォトリソグラフィ技術によりパターニングし、第1配線層の配線14を形成する。タングステン膜は、CVD法またはスパッタ法により形成できる。

【0029】次に、図3に示すように、配線14を覆う 絶縁膜、たとえばシリコン酸化膜を形成し、この絶縁膜 をCMP法により平坦化して第2層間絶縁膜15を形成 する。

【0030】次に、第2層間絶縁膜15上に接続孔が形成される領域に開孔を有するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとしてエッチングを施す。これにより第2層間絶縁膜15の所定の領域に接続孔16を形成する。

【0031】次に、接続孔16内にプラグ17を形成する。プラグ17は以下のようにして形成できる。まず、接続孔16の内部を含む半導体基板1の全面にバリアメタル層を形成し、さらに接続孔16を埋め込むタングステン膜を形成する。その後、接続孔16以外の領域のタングステン膜およびバリアメタル層をCMP法により除去してプラグ17を形成する。

【0032】バリアメタル層は第2層間絶縁膜15等周辺へのタングステンの拡散を防止する機能を有し、たとえば窒化チタン膜を例示できる。なお、窒化チタン膜には限られず、タングステンの拡散防止機能を有する限り他の金属膜であってもよい。たとえば、窒化チタンに代えてタンタル(TaN)を用いることもできる。次工程以降のプラグ17のバリアメタル層については窒化チタン膜を例示して説明するが、タンタル膜、窒化タンタル膜等に代えることができる。

【0033】タングステン膜はプラグ17の主導電層として機能し、たとえばCVD法またはスパッタ法により形成できる。

【0034】次に、本発明による第2配線層~第5配線層の形成方法を説明する。

【0035】まず、第2配線層の形成方法を図4~図13を用いて工程順に説明する。

【0036】図4に示すように、第2層間絶縁膜15およびプラグ17上にストッパ絶縁膜18を形成した後、さらに第2配線層形成用の絶縁膜19およびハードマス

20

ク20を順次形成する。

【0037】ストッパ絶縁膜18は、たとえば有機SOG膜からなり、膜厚はたとえば50~200nm程度である。なお、ストッパ絶縁膜18として、有機SOG膜を例示しているが、有機SOG膜に代えて、絶縁膜19に対して高いエッチング選択比を有し、かつシリコン酸化膜よりも低い低誘電率(たとえば2~3程度)を有する有機官能基を持った絶縁膜を用いることもできる。

【0038】絶縁膜19は、たとえばTEOS酸化膜からなり、膜厚はたとえば200~2000nm程度である。なお、絶縁膜19として、TEOS酸化膜を例示しているが、TEOS酸化膜に代えて、無機SOG膜、フッ素を含むシリコン酸化膜(SiOF)等のシリコン窒化膜よりも低い比誘電率を有し、酸素プラズマ耐性が高い無機絶縁膜または有機絶縁膜を用いることもできる。

【0039】ハードマスク20は、たとえばタングステン膜、アルミニウム膜等の金属膜または窒化チタン膜、窒化タンタル膜等の金属化合物からなり、膜厚はたとえば50~200nm程度である。なお、ハードマスク20は、酸素プラズマ耐性が高く、下地の絶縁膜19に対20してエッチング選択比が取れる金属膜または金属化合膜が選択される。

【0040】ストッパ絶縁膜18を構成する有機SOG膜は、たとえば塗布法によって形成することができる。これにより、エッチバック法やCMP法等の平坦化技術を用いずにストッパ絶縁膜18の表面が平坦化でき、配線層の多層化を容易とすることができる。ストッパ絶縁膜18は、後に説明するように、絶縁膜19に配線溝を形成する際のエッチング用ストッパとして機能する。すなわち、絶縁膜19に対して有機SOG膜がエッチングされる。よって、有機SOG膜の膜厚は、上記配線溝形成の際のエッチング用ストッパに要求される膜厚が選択される。前記50~200nmはこのような条件を考慮したものである。なお、有機SOG膜の形成方法として塗布法を例示しているが、CVD法等の他の製法を用いてもよい。

【0041】絶縁膜19を構成するTEOS酸化膜は、TEOSガスとO3ガスとを原料ガスとしたプラズマCVD法で成膜される。プラズマCVD法を用いることにより成膜温度の低温下を図ることができる。配線形成工 40程は、半導体装置の製造工程(いわゆる前工程)のうち、最終工程に近い工程のため、すでに形成されたデバイス構造(不純物拡散層、シリサイド層等)に影響を及ぼさない温度(たとえば400℃程度の低温)で処理することが望まれる。このような低温化の要請に合致する成膜方法としてプラズマCVD法はメリットが大きい。また、TEOSを用いてシリコン酸化膜を形成すると、膜形成時のクラスタ流動性を高くでき、ステップカバレジに優れたシリコン酸化膜が形成できる。

【0042】ストッパ絶縁膜18と絶縁膜19とには、

次に説明する第2配線層が埋め込まれる配線溝が形成される。このため、ストッパ絶縁膜18と絶縁膜19との合計膜厚は第2配線層に必要な設計膜厚で決められる。また、配線間容量を低減することを考慮すれば、ストッパ絶縁膜18の膜厚を厚く設定することが望まれるが、これについては、実施の形態4に詳述するので、ここでの説明は省略する。

【0043】ハードマスク20は、後に説明するように、絶縁膜19に配線溝を形成する際のマスクとして機能する。すなわち、絶縁膜19に対してハードマスク20がエッチングされにくい条件で絶縁膜19をエッチングする。さらに、このハードマスク20は、後に説明するように配線形成時には除去することが可能である。よって、ハードマスク20の膜厚は、上記配線溝形成の際のエッチング用ストッパに要求される膜厚が選択される。前記50~200nmはこのような条件を考慮したものである。

【0044】次に、図5に示すように、ハードマスク20上に、フォトリソグラフィ技術を用いてレジスト膜21を形成する。レジスト膜21は、配線パターンである配線溝が形成される領域に開孔が形成されるように、配線溝パターンにパターニングされる。

【0045】次に、図6に示すように、レジスト膜21の存在下でドライエッチング処理を施し、ハードマスク20に配線溝パターンを転写する。その後、図7に示すように、酸素プラズマを用いたアッシャ処理によりレジスト膜21を除去する。このようにして配線の溝パターンが転写されたハードマスク20が形成される。この時、ストッパ絶縁膜18を構成する有機SOG膜は、酸素プラズマ耐性の高い絶縁膜19で覆われており、有機SOG膜は酸素プラズマに晒されない。これにより、有機SOG膜の酸素プラズマにある変質を防ぐことができる。

【0046】次に、図8に示すように、パターニングされたハードマスク20をマスクとし、ストッパ絶縁膜18をエッチング用ストッパとして第1のエッチングを施す。この第1のエッチングにより絶縁膜19に配線溝22の一部を形成する。このエッチングの条件は、絶縁膜19(TEOS酸化膜)がエッチングされ易く、ハードマスク20およびストッパ絶縁膜18(有機SOG膜)がエッチングされ難い条件を選択する。たとえばエッチングガスをCHF4、CF4、Arの混合ガスとする。

【0047】続いて、パターニングされた上記ハードマスク20をマスクとして第2のエッチングを施す。この第2のエッチングにより露出しているストッパ絶縁膜18を除去して、ストッパ絶縁膜18に配線溝22の他の一部を形成する。このエッチングの条件には、次の2通りの方法を採ることができる。

【0048】第1の方法は、ストッパ絶縁膜18 (有機 SOG膜) に対するハードマスク20のエッチング選択 比が低い条件を選択する方法であって、ハードマスク20とストッパ絶縁膜18とがほぼ同等のエッチング速度でエッチングされる。このような条件を選択した場合、図9に示すように、ストッパ絶縁膜18の加工が終了した時点でハードマスク20がほぼ無くなり、絶縁膜19の上面が露出する。

【0049】第2の方法は、ストッパ絶縁膜18 (有機 SOG膜) に対するハードマスク20のエッチング選択 比が高い条件を選択する方法であって、ストッパ絶縁膜 18はエッチングされるがハードマスク20はエッチン がされにくい条件で選択エッチングされる。このような 条件を選択した場合、図10に示すように、ストッパ絶縁膜18の加工が終了した時点では、未だハードマスク20の一部が残っており、絶縁膜19の上面は露出しない。

【0050】前記第1の方法、第2の方法のいずれの方法においても、エッチング時におけるエッチングガスは CHF3、O2混合ガスが用いられる。しかし、その他のエッチング条件、たとえば圧力、混合ガスの流量、RF 投入電源、基板温度等の条件を選択することにより、第 20 1の方法および第2の方法を選択することができる。

【0051】次に、配線溝22の内部に第2配線層の配線23を形成する。配線23は、バリアメタル層および主導電層からなり、配線23の形成は以下のようにして行う。

【0052】まず、図11および図12に示すように、バリアメタル層23aを形成する。図11は、前記図9を用いて説明した第1の方法によって形成された配線溝22に、バリアメタル層23aを成膜した場合を示しており、図12は、前記図10を用いて説明した第2の方30法によって形成された配線溝22に、バリアメタル層23aを成膜した場合を示している。

【0053】バリアメタル層23aは配線の主成分である銅の拡散を防止するとともに、銅とシリコン酸化膜との接着性を向上させる機能を有する。バリアメタル層23aとしては、たとえば窒化チタン膜を用いることができる。なお、窒化チタンに代えて、窒化タンタル、タンタル等を用いてもよい。これらの金属化合物膜または金属膜であっても銅の拡散を防止できる限りバリアメタル層23aに適用できる。バリアメタル層23aは、たと40えばCVD法またはスパッタ法を用いて形成される。次工程以降の配線のバリアメタル層については窒化チタン膜を例示して説明するが、窒化タンタル膜、タンタル膜等に代えることができる。

【0054】次に、バリアメタル層23a上にシード層 (図示せず)を形成する。シード層は、次に説明する銅のメッキ層を形成するための種 (シード)となる層であり、銅で構成される。シード層は、たとえばCVD法またはスパッタ法を用いて形成される。次に、銅のメッキ 層23bを形成する。メッキ法は、電解メッキ、無電解 50

メッキのいずれの方法を用いてもよい。メッキ層の膜厚は基板平面上で300nm程度とする。

【0055】なお、本実施の形態1では、メッキ法による銅膜(メッキ層23b)の形成を示したが、スパッタ法により形成してもよい。この場合、シード層は必要ではない。スパッタ法により銅膜を形成する場合には、配線溝22に銅が埋め込まれるように熱処理を施して銅をリフローさせることができる。次工程以降の配線の主導電膜である銅膜についてはメッキ法で形成する場合の例示するが、スパッタ法を用いてもよい。

【0056】次に、図13に示すように、CMP法を用いてメッキ層23bおよびシード層を研磨する。銅は研磨速度が大きいので、まず先に銅の部分が除去される。さらに、研磨を継続し、絶縁膜19上のバリアメタル層23aも除去する。これにより配線溝22の領域以外のバリアメタル層23aおよび銅膜(メッキ層23およびシード層)を除去する。

【0057】ここで、前記図9に示した第1の方法を用いてストッパ絶縁膜18を除去した場合は、絶縁膜19の上面はバリアメタル層23aの除去が終了する状態まで研磨除去が上記CMP法を用いて行われる。これに対し、前記図10に示した第2の方法を用いてストッパ絶縁膜18を除去した場合は、絶縁膜19の上面にはハードマスク20が残っていることから、絶縁膜19上のバリアメタル層23aの除去を終了させ、さらにハードマスク20の除去が終了する状態まで研磨除去が上記CMP法を用いて行われる。

【0058】CMP法による研磨には過酸化水素等の酸化剤を含みアルミナ砥粒が分散された研磨スラリーを使用できる。また、銅膜とバリアメタル層を同一プラテンで一括研磨する方法を採ることができる。なお、CMP法による研磨の後、濃度0.1%のアンモニア水溶液を用いた洗浄さらに純粋を用いた洗浄の2段階のブラシスクラブ洗浄により、基板表面に付着した研磨砥粒および銅を除去できる。

【0059】以上のようにして、第2配線層の配線23 が完成する。その後、第2配線層と同様な形成方法によって第3配線層以上の任意の配線層が形成される。

【0060】次に、第3配線層~第5配線層の形成方法を図14~図19を用いて説明する。

【0061】図14に示すように、第2配線層の配線23を覆う絶縁膜、たとえばシリコン酸化膜を形成し、この絶縁膜をCMP法により平坦化して第3層間絶縁膜24を形成する。次いで、第3層間絶縁膜24上に接続孔が形成される領域に開孔を有するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとしてエッチングを施す。これにより第3層間絶縁膜24の所定の領域に接続孔25を形成する。

【0062】次に、接続孔25の内部を含む半導体基板

1の全面にバリアメタル層を形成し、さらに接続孔25を埋め込むタングステン膜を形成する。その後、接続孔25以外の領域のタングステン膜およびバリアメタル層をCMP法により除去してプラグ26を形成する。バリアメタル層は、たとえば窒化チタン膜を例示できる。タングステン膜は主導電層として機能し、たとえばCVD法またはスパッタ法で形成できる。

【0063】次に、図15に示すように、前記第2配線層と同様な形成方法で、第3配線層を形成する。まず、プラグ26および第3層間絶縁膜24上にストッパ絶縁 10膜27、絶縁膜28、ハードマスク(図示せず)を順次形成する。ストッパ絶縁膜27は、絶縁膜28に対して高いエッチング選択比を有する材料で構成され、たとえば前記ストッパ絶縁膜18と同様に、塗布法で形成される有機SOG膜とすることができる。なお、有機SOG膜には限られず、絶縁膜28に対して高いエッチング選択比を有し、かつシリコン酸化膜よりも低い比誘電率を有する有機低誘電率膜を用いることもできる。

【0064】一方、絶縁膜28は、たとえば前記絶縁膜19と同様に、TEOSガスとO3ガスとを原料ガスとしたプラズマCVD法で形成されるTEOS酸化膜とすることができる。なお、TEOS酸化膜には限られず、シリコン窒化膜よりも低い比誘電率を有する絶縁膜を用いることもできる。

【0065】ハードマスクは、たとえば前記ハードマスク20と同様に、タングステン膜、窒化チタン膜、窒化タンタル膜またはアルミニウム膜とすることができる。【0066】次に、ハードマスク上にフォトリソグラフィ技術を用いて配線溝パターンにパターニングされたレジスト膜を形成し、ドライエッチング処理を施すことに30より、ハードマスクに配線溝パターンを転写する。その後、酸素プラズマを用いたアッシャ処理によりレジスト膜を除去するが、ストッパ絶縁膜27を構成する有機SOG膜は、絶縁膜28で覆われており、有機SOG膜は酸素プラズマに晒されない。これにより、有機SOG膜の酸素プラズマにある変質を防ぐことができる。

【0067】次に、パターニングされたハードマスクをマスクとし、ストッパ絶縁膜27をエッチング用ストッパとして、絶縁膜28に配線溝29の一部を形成する(第1のエッチング)。続いて、上記ハードマスクをマスクとして、ストッパ絶縁膜27に配線溝29の他の一部を形成する(第2のエッチングの条件には、前記第1の方法と第2の方法の2通りの方法を採ることができる。

【0068】次に、配線溝29の内部に第3配線層の配線30を形成する。配線30は、バリアメタル層および主導電層からなり、バリアメタル層は、たとえば窒化チタン膜、主導電層はたとえば銅である。配線30の形成は以下のようにして行う。まず、配線溝29の内部を含む半導体基板1の全面に窒化チタン膜を形成し、その後50

配線溝29を埋め込む銅膜を形成する。窒化チタン膜の形成には、たとえばCVD法を、銅膜の形成には、たとえばメッキ法を用いる。メッキ法による銅膜の形成前に、たとえばスパッタ法により銅のシード層を形成できる。その後、配線溝29以外の領域の銅膜および窒化チタン膜をCMP法により除去して第3配線層の配線31を形成できる。

【0069】次に、図16に示すように、第3配線層の配線30を覆う絶縁膜、たとえばシリコン酸化膜を形成し、この絶縁膜をCMP法により平坦化して第4層間絶縁膜31を形成する。次いで、第4層間絶縁膜31上に接続孔が形成される領域に開孔を有するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとしてエッチングを施す。これにより第4層間絶縁膜31の所定の領域に接続孔32を形成する。

【0070】次に、接続孔32の内部を含む半導体基板1の全面にバリアメタル層を形成し、さらに接続孔32を埋め込むタングステン膜を形成する。その後、接続孔32以外の領域のタングステン膜およびバリアメタル層をCMP法により除去してプラグ33を形成する。バリアメタル層はたとえば窒化チタン膜を例示できる。タングステン膜は主導電層として機能し、たとえばCVD法またはスパッタ法で形成できる。

【0071】次に、図17に示すように、前記第2配線層と同様な形成方法で、第4配線層を形成する。まず、プラグ33および第4層間絶縁膜31上にストッパ絶縁膜34、絶縁膜35、ハードマスク(図示せず)を順次形成する。ストッパ絶縁膜34は、絶縁膜35に対して高いエッチング選択比を有する材料で構成され、たとえば前記ストッパ絶縁膜18と同様に、塗布法で形成される有機SOG膜とすることができる。なお、有機SOG膜には限られず、絶縁膜35に対して高いエッチング選択比を有し、かつシリコン酸化膜よりも低い比誘電率を有する有機低誘電率膜を用いることもできる。

【0072】一方、絶縁膜35は、たとえば前記絶縁膜19と同様に、TEOSガスとO3ガスとを原料ガスとしたプラズマCVD法で形成されるTEOS酸化膜とすることができる。なお、TEOS酸化膜には限られず、シリコン窒化膜よりも低い比誘電率を有する絶縁膜を用いることもできる。

【0073】ハードマスクは、たとえば前記ハードマスク20と同様に、タングステン膜、窒化チタン膜、窒化タンタル膜またはアルミニウム膜とすることができる。【0074】次に、ハードマスク上にフォトリソグラフィ技術を用いて配線溝パターンにパターニングされたレジスト膜を形成し、ドライエッチング処理を施すことにより、ハードマスクに配線溝パターンを転写する。その後、酸素プラズマを用いたアッシャ処理によりレジスト膜を除去するが、ストッパ絶縁膜34を構成する有機SOG膜は、絶縁膜35で覆われており、有機SOG膜は

30

酸素プラズマに晒されない。これにより、有機SOG膜の酸素プラズマによる変質を防ぐことができる。

【0075】次に、パターニングされたハードマスクをマスクとし、ストッパ絶縁膜34をエッチング用ストッパとして、絶縁膜35に配線溝36の一部を形成する(第1のエッチング)。続いて、上記ハードマスクをマスクとして、ストッパ絶縁膜34に配線溝36の他の一部を形成する(第2のエッチング)。この第2のエッチングの条件には、前記第1の方法と第2の方法の2通りの方法を採ることができる。

【0076】次に、配線溝36の内部に第4配線層の配線37を形成する。配線37は、バリアメタル層および主導電層からなり、バリアメタル層はたとえば窒化チタン膜、主導電層はたとえば銅である。配線37の形成は以下のようにして行う。まず、配線溝36の内部を含む半導体基板1の全面に窒化チタン膜を形成し、その後配線溝36を埋め込む銅膜を形成する。窒化チタン膜の形成には、たとえばCVD法を、銅膜の形成には、たとえばスペッタ法により銅のシード層を形成できる。その後、配線溝36以外の領域の銅膜および窒化チタン膜をCMP法により除去して配線37を形成できる。

【0077】次に、図18に示すように、第4配線層の配線37を覆う絶縁膜、たとえばシリコン酸化膜を形成し、この絶縁膜をCMP法により平坦化して第5層間絶縁膜38を形成する。次いで、第5層間絶縁膜38上に接続孔が形成される領域に開孔を有するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとしてエッチングを施す。これにより第5層間絶縁膜38の所定の領域に接続孔39を形成する。

【0078】次に、接続孔39の内部を含む半導体基板1の全面にバリアメタル層を形成し、さらに接続孔39を埋め込むタングステン膜を形成する。その後、接続孔39以外の領域のタングステン膜およびバリアメタル層をCMP法により除去してプラグ40を形成する。バリアメタル層はたとえば窒化チタン膜を例示できる。タングステン膜は主導電層として機能し、たとえばCVD法またはスパッタ法で形成できる。

【0079】次に、図19に示すように、前記第2配線層と同様な形成方法で、第5配線層を形成する。まず、プラグ40および第5層間絶縁膜38上にストッパ絶縁膜41、絶縁膜42、ハードマスク(図示せず)を順次形成する。ストッパ絶縁膜41は、絶縁膜42に対して高いエッチング選択比を有する材料で構成され、たとえば前記ストッパ絶縁膜18と同様に、塗布法で形成される有機SOG膜とすることができる。なお、有機SOG膜には限られず、絶縁膜42に対して高いエッチング選択比を有し、かつシリコン酸化膜よりも低い比誘電率を有する有機低誘電率膜を用いることもできる。

【0080】一方、絶縁膜42は、たとえば前記絶縁膜 50

19と同様に、TEOSガスとO3ガスとを原料ガスとしたプラズマCVD法で形成されるTEOS酸化膜とすることができる。なお、TEOS酸化膜には限られず、シリコン窒化膜よりも低い比誘電率を有する絶縁膜を用いることもできる。

【0081】ハードマスクは、たとえば前記ハードマスク20と同様に、タングステン膜、窒化チタン膜、窒化 タンタル膜またはアルミニウム膜とすることができる。【0082】次に、ハードマスク上にフォトリソグラフィ技術を用いて配線溝パターンにパターニングされたレジスト膜を形成し、ドライエッチング処理を施すことにより、ハードマスクに配線溝パターンを転写する。その後、酸素プラズマを用いたアッシャ処理によりレジスト膜を除去するが、ストッパ絶縁膜41を構成する有機SOG膜は、絶縁膜42で覆われており、有機SOG膜は酸素プラズマに晒されない。これにより、有機SOG膜の酸素プラズマによる変質を防ぐことができる。

【0083】次に、パターニングされたハードマスクをマスクとし、ストッパ絶縁膜41をエッチング用ストッパとして、絶縁膜42に配線溝43の一部を形成する(第1のエッチング)。続いて、上記ハードマスクをマスクとして、ストッパ絶縁膜41に配線溝43の他の一部を形成する(第2のエッチング)。この第2のエッチングの条件には、前記第1の方法と第2の方法の2通りの方法を採ることができる。

【0084】次に、配線溝43の内部に第5配線層の配線44を形成する。配線44は、バリアメタル層および主導電層からなり、バリアメタル層はたとえば窒化チタン膜、主導電層はたとえば銅である。配線44の形成は以下のようにして行う。まず、配線溝43の内部を含む半導体基板1の全面に窒化チタン膜を形成し、その後配線溝43を埋め込む銅膜を形成する。窒化チタン膜の形成には、たとえばCVD法を、銅膜の形成には、たとえばメッキ法を用いる。メッキ法による銅膜の形成前に、たとえばスパッタ法により銅のシード層を形成できる。その後、配線溝43以外の領域の銅膜および窒化チタン膜をCMP法により除去して配線44を形成できる。

【0085】その後、同様な方法で第6配線層以上の任意の配線層が形成できるが、詳細な説明は省略する。

【0086】このように、本実施の形態1によれば、たとえば第2配線層にその詳細を例示したように、配線パターンがパターニングされたレジスト膜21を用いて配線溝パターンをハードマスク20に転写した後、レジスト膜21を酸素プラズマで除去し、次いで配線溝パターンが転写されたハードマスク20をマスクとして絶縁膜19およびストッパ絶縁膜18が順次エッチングされる。従って、レジスト膜21を除去する際、ストッパ絶縁膜18を構成する酸素プラズマ耐性の低い有機SOG膜はTEOS酸化膜で構成される絶縁膜19により保護されており、有機SOG膜は酸素プラズマの影響を受け

ることがない。また、ストッパ絶縁膜18を加工する際は、後にエッチング法またはCMP法で除去されるハードマスク20をマスクとしてエッチングされるので、ストッパ絶縁膜18を構成する有機SOG膜は酸素プラズマに晒されることがない。これらにより、ストッパ絶縁膜18を構成する有機SOG膜の膜質の変化を抑えることができる。

【0087】さらに、たとえば第2配線層にその詳細を例示したように、TEOS酸化膜で構成される絶縁膜19への溝加工の際のエッチング用ストッパとして、比誘電率が2~3程度と相対的に低い有機SOG膜で構成されるストッパ絶縁膜18を用いることで、第2配線層を取り囲む絶縁膜を、TEOS酸化膜とシリコン酸化膜よりも低い誘電率を有する有機SOG膜とで構成することが可能となり、配線間容量の増加を抑えることができる。

【0088】なお、多層配線を構成するその他の配線層 (本実施の形態1で例示した第3配線層〜第5配線層) も第2配線層と同様な製造方法で形成されており、第2 配線層と同様な効果を得ることができる。

【0089】(実施の形態2)図20〜図28は、本発明の実施の形態2である半導体装置の製造方法をその工程順に示した一部断面図である。図20〜図28では第2配線層のみを示す。

【0090】本実施の形態2の製造方法は、実施の形態1における図3までの工程と同様の工程の後、図20すように、プラグ16上にストッパ絶縁膜18、絶縁膜19を順次堆積し、さらにハードマスク45を形成する。このハードマスク45は、たとえばシリコン窒化膜からなり、膜厚はたとえば50~200nm程度である。ハードマスク45を構成するシリコン窒化膜は、たとえば成膜温度の低温下を図ることができるプラズマCVD法で形成される。

【0091】次に、ハードマスク45上に、フォトリソグラフィ技術を用いてレジスト膜21を形成する。レジスト膜21は、配線パターンである配線溝が形成される領域に開孔が形成されるように、配線溝パターンにパターニングされる。

【0092】次に、図21示すように、レジスト膜21 の存在下でドライエッチング処理を施して、ハードマス 40 ク45に配線構パターンを転写し、続いて絶縁膜19の 上部をエッチングすることで、配線構22の一部を形成 する。ここで、絶縁膜19のエッチングは、ストッパ絶 縁膜18の表面が露出する手前で停止させる。

【0093】その後、図22示すように、酸素プラズマを用いたアッシャ処理によりレジスト膜21を除去する。このようにして配線の溝パターンが転写されたハードマスク45が形成される。この時、絶縁膜19の上部には配線溝22の一部が形成されているが、ストッパ絶縁膜18を構成する有機SOG膜は、未だ酸素プラズマ 50

耐性の高い絶縁膜19で覆われており、有機SOG膜は酸素プラズマに晒されない。これにより、有機SOG膜の上記酸素プラズマによる変質を防ぐことができる。

【0094】次に、図23に示すように、パターニングされたハードマスク45をマスクとし、ストッパ絶縁膜18をエッチング用ストッパとして第1のエッチングを施す。この第1のエッチングにより、残りの絶縁膜19の下部に配線構22のさらに一部を形成する。このエッチングの条件は、絶縁膜19(TEOS酸化膜)がエッチングされ易く、ハードマスク45およびストッパ絶縁膜18(有機SOG膜)がエッチングされ難い条件、たとえばTEOS酸化膜に対するシリコン窒化膜のエッチング選択比が10以上となる条件を選択する。

【0095】続いて、上記ハードマスク45をマスクとして第2のエッチングを施す。この第2のエッチングにより露出しているストッパ絶縁膜18を除去して、さらにストッパ絶縁膜18に配線溝22の残りの一部を形成する。このエッチングの条件には、次の2通りの方法を採ることができる。

【0096】第1の方法は、図24に示すように、ストッパ絶縁膜18(有機SOG膜)に対するハードマスク45のエッチング選択比が低い条件を選択する方法であって、ハードマスク45とストッパ絶縁膜18とがほぼ同等のエッチング速度でエッチングされる。

【0097】第2の方法は、図25に示すように、ストッパ絶縁膜18(有機SOG膜)に対するハードマスク45のエッチング選択比が高い条件を選択する方法であって、ストッパ絶縁膜18はエッチングされるがハードマスク45はエッチングされにくい条件で選択エッチングされる。

【0098】次に、実施の形態1の図10の工程と同様に、配線溝22の内部に第2配線層の配線23を形成する。図26は、前記図24を用いて説明した第1の方法によってストッパ絶縁膜18を除去することで形成された配線溝22に、バリアメタル層23a、シード層(図示せず)および銅のメッキ層23bを形成した場合を示しており、図27は、前記図25を用いて説明した第2の方法によってストッパ絶縁膜18を除去することで形成された配線溝22に、バリアメタル層23a、シード層(図示せず)および銅のメッキ層23bを形成した場合を示している。

【0099】次に、図28に示すように、CMP法を用いてメッキ層23bおよびシード層を研磨する。さらに、研磨を継続し、絶縁膜19上のバリアメタル層23aも除去する。これにより配線溝22の領域以外のバリアメタル層23aおよび銅膜(メッキ層23およびシード層)を除去する。

【0100】ここで、前記図24に示した第1の方法を 用いてストッパ絶縁膜18を除去した場合は、絶縁膜1 9上のバリアメタル層23aの除去が終了する状態まで 研磨除去が上記CMP法を用いて行われる。これに対し、前記図25に示した第2の方法を用いてストッパ絶縁膜18を除去した場合は、絶縁膜19上のバリアメタル層23aの除去を終了させ、さらにハードマスク45の除去が終了する状態まで研磨除去が上記CMP法を用いて行われる。

【0101】以上のようにして、本実施の形態2の第2 配線層の配線23が完成する。

【0102】このように、本実施の形態2によれば、ハードマスク45にシリコン窒化膜を用いた場合でも、前記実施の形態1で説明したと同様に、ストッパ絶縁膜18を構成する有機SOG膜が酸化プラズマの影響を受けないことで、有機SOG膜の膜質の変化を抑えることのできる効果と、ストッパ絶縁膜18に低誘電率材料である有機SOG膜を用いることで配線間容量の増加を抑えることのできる効果とを得ることができる。

【0103】(実施の形態3)図29~図37は、本発明の実施の形態3である半導体装置の製造方法をその工程順に示した一部断面図である。図29~図37では第2配線層のみを示す。

【0104】本実施の形態3の製造方法は、実施の形態1における図3までの工程と同様の工程の後、水素(H2)アニール処理を半導体基板1に施す。水素アニール処理の条件は、たとえば温度475℃、処理時間5分とすることができる。次いで、図29に示すように、プラグ16上に接着層46を堆積した後、さらにストッパ絶縁膜18、絶縁膜19、ハードマスク20を順次形成する。接着層46は、たとえばTEOS酸化膜とすることができる。その厚さは、後の工程においてストッパ絶縁膜18をエッチングで除去する際のオーバーエッチングで除去できる厚さである50nm以下に設定され、たとえば約25nm程度である。

【0105】接続孔16に埋め込まれたプラグ17に生 ずる埋め込み不良によって、プラグ17の内部に隙間が 生じ、この隙間からの脱ガスによってプラグ17上のス トッパ絶縁膜18がはがれることがある。しかし、プラ グ17を形成した後に水素アニール処理を施すことによ り、プラグ17に生じた隙間から積極的に脱ガスを発生 させて、ストッパ絶縁膜18に及ぼす脱ガスの影響を防 ぐことができる。さらに、ストッパ絶縁膜18の下に接 40 着層46を堆積することで、水素アニール処理が不充分 であっても、ストッパ絶縁膜18または絶縁膜19の成 膜時における上記脱ガスの影響によるストッパ絶縁膜1 8のはがれを防ぐことができる。なお、ストッパ絶縁膜 18のはがれ防止の効果は、水素アニール処理のみ、ま たは接着層46の成膜のみでも得ることが可能である。 【0106】次に、ハードマスク20上に、フォトリソ グラフィ技術を用いてレジスト膜21を形成する。レジ スト膜21は、配線パターンである配線溝が形成される 領域に開孔が形成されるように、配線溝パターンにパタ 50 ーニングされる。

【0107】次に、図30に示すように、レジスト膜21の存在下でドライエッチング処理を施して、ハードマスク20に配線溝パターンを転写した後、図31に示すように、酸素プラズマを用いたアッシャ処理によりレジスト膜21を除去する。このようにして配線の溝パターンが転写されたハードマスク20が形成される。この時、ストッパ絶縁膜18を構成する有機SOG膜は、酸素プラズマ耐性の高い絶縁膜19で覆われており、有機SOG膜は酸素プラズマに晒されない。これにより、有機SOG膜の上記酸素プラズマによる変質を防ぐことができる。

【0108】次に、図32に示すように、パターニングされたハードマスク20をマスクとし、ストッパ絶縁膜18をエッチング用ストッパとして第1のエッチングを施す。この第1のエッチングにより、絶縁膜19に配線構22の一部を形成する。このエッチングの条件は、絶縁膜19(TEOS酸化膜)がエッチングされ易く、ハードマスク20およびストッパ絶縁膜18(有機SOG膜)がエッチングされ難い条件を選択する。

【0109】続いて、上記ハードマスク20をマスクとして第2のエッチングを施す。この第2のエッチングにより露出しているストッパ絶縁膜18および接着層46を順次除去して、ストッパ絶縁膜18および接着層46に配線溝22の他の一部を形成する。このエッチングの条件には、次の2通りの方法を採ることができる。

【0110】第1の方法は、図33に示すように、ストッパ絶縁膜18(有機SOG膜)および接着層46(TEOS酸化膜)に対するハードマスク20のエッチング選択比が低い条件を選択する方法であって、ハードマスク20とストッパ絶縁膜18、ハードマスク20と接着層46とがほぼ同等のエッチング速度でエッチングされる。

【0111】第2の方法は、図34に示すように、ストッパ絶縁膜18(有機SOG膜)および接着層46(TEOS酸化膜)に対するハードマスク20のエッチング選択比が高い条件を選択する方法であって、ストッパ絶縁膜18はエッチングされるがハードマスク20はエッチングされにくい条件で選択エッチングされる。

【0112】次に、実施の形態1の図10の工程と同様に、配線溝22の内部に第2配線層の配線23を形成する。図35は、前記図33を用いて説明した第1の方法によってストッパ絶縁膜18および接着層46を除去することで形成された配線溝22に、バリアメタル層23 a、シード層(図示せず)および銅のメッキ層23bを形成した場合を示しており、図36は、前記図34を用いて説明した第2の方法によってストッパ絶縁膜18を除去することで形成された配線溝22に、バリアメタル層23a、シード層(図示せず)および銅のメッキ層23bを形成した場合を示している。

【0113】次に、図37に示すように、CMP法を用いてメッキ層23bおよびシード層を研磨する。さらに、研磨を継続し、絶縁膜19上のバリアメタル層23aも除去する。これにより配線溝22の領域以外のバリアメタル層23aおよび銅膜(メッキ層23およびシード層)を除去する。

【0114】ここで、前記図33に示した第1の方法を用いてストッパ絶縁膜18を除去した場合は、絶縁膜19上のバリアメタル層23aの除去が終了する状態まで研磨除去が上記CMP法を用いて行われる。これに対し、前記図34に示した第2の方法を用いてストッパ絶縁膜18を除去した場合は、絶縁膜19上のバリアメタル層23aの除去を終了させ、さらにハードマスク20の除去が終了する状態まで研磨除去が上記CMP法を用いて行われる。

【0115】以上のようにして、本実施の形態3の第2 配線層の配線23が完成する。

【0116】このように、本実施の形態3によれば、前記実施の形態1で説明したと同様に、ストッパ絶縁膜18を構成する有機SOG膜が酸化プラズマの影響を受けないことで、有機SOG膜の膜質の変化を抑えることのできる効果と、ストッパ絶縁膜18に低誘電率材料である有機SOG膜を用いることで配線間容量の増加を抑えることのできる効果とを得ることができる。これら効果に加えて、プラグ17を形成した後に水素アニール処理を行うことで、プラグ17に生じた隙間からの脱ガスを積極的に発生させることができ、さらに、プラグ17上に接着層46を設けることで、ストッパ絶縁膜18または絶縁膜19の成膜時において上記脱ガスが発生しても、脱ガスの影響によるストッパ絶縁膜18のはがれる防ぐことができる。

【0117】(実施の形態4)図38~図46は、本発明の実施の形態4である半導体装置の製造方法をその工程順に示した一部断面図である。図38~図46では第2配線層のみを示す。

【0118】本実施の形態4の製造方法は、実施の形態1における図3までの工程と同様の工程の後、図38に示すように、プラグ16の上に第1絶縁膜47、第2絶縁膜48およびハードマスク20を順次形成する。第1絶縁膜48は、たとえば有機SOG膜からなり、その厚さは、たとえば200~3000nm程度である。なお、有機SOG膜には限られず、第2絶縁膜48に対して高いエッチング選択比を有し、かつシリコン酸化膜よりも低い比誘電率を有する有機低誘電率膜を用いることもできる。第2絶縁膜48は、たとえばTEOS酸化膜からなり、その厚さは、たとえば100~500nm程度である。なお、TEOS酸化膜には限られず、シリコン窒化膜よりも低い比誘電率を有する絶縁膜を用いることもできる。

【0119】第2絶縁膜48のエッチング用ストッパと 50

して機能する第1絶縁膜47は、エッチング用ストッパに要求される膜厚が選択されると同時に、配線間容量を低減することを考慮すれば、その膜厚を厚く設定することが望まれる。前記200~3000 nmはこのような条件を考慮したものである。

【0120】次に、ハードマスク20上に、フォトリソグラフィ技術を用いてレジスト膜21を形成する。レジスト膜21は、配線パターンである配線溝が形成される領域に開孔が形成されるように、配線溝パターンにパターニングされる。

【0121】次に、図39に示すように、レジスト膜21の存在下でドライエッチング処理を施して、ハードマスク20に配線溝パターンを転写した後、図40に示すように、酸素プラズマを用いたアッシャ処理によりレジスト膜21を除去する。このようにして配線の溝パターンが転写されたハードマスク20が形成される。この時、第1絶縁膜47を構成する有機SOG膜は、酸素プラズマ耐性の高い第2絶縁膜48で覆われており、有機SOG膜は酸素プラズマに晒されない。これにより、有機SOG膜の上記酸素プラズマによる変質を防ぐことができる。

【0122】次に、図41に示すように、パターニングされたハードマスク20をマスクとし、第1絶縁膜47をエッチング用ストッパとして第1のエッチングを施す。この第1のエッチングにより、第2絶縁膜48に配線溝22の一部を形成する。このエッチングの条件は、第2絶縁膜48(TEOS酸化膜)がエッチングされ易く、ハードマスク20および第1絶縁膜47(有機SOG膜)がエッチングされ難い条件を選択する。

【0123】続いて、上記ハードマスク20をマスクとして第2のエッチングを施す。この第2のエッチングにより露出している第1絶縁膜47を除去して、第1絶縁膜47に配線溝22の他の一部を形成する。このエッチングの条件には、次の2通りの方法を採ることができる。

【0124】第1の方法は、図42に示すように、第1 絶縁膜47(有機SOG膜)に対するハードマスク20 のエッチング選択比が低い条件を選択する方法であっ て、ハードマスク20と第1絶縁膜47とがほぼ同等の エッチング速度でエッチングされる。

【0125】第2の方法は、図43に示すように、第1 絶縁膜47(有機SOG膜)に対するハードマスク20 のエッチング選択比が高い条件を選択する方法であっ て、第1絶縁膜47はエッチングされるがハードマスク 20はエッチングされにくい条件で選択エッチングされる。

【0126】次に、実施の形態1の図10の工程と同様に、配線溝22の内部に第2配線層の配線23を形成する。図44は、前記図42を用いて説明した第1の方法によって第1絶縁膜47を除去することで形成された配

線溝22に、バリアメタル層23a、シード層(図示せず)および銅のメッキ層23bを形成した場合を示しており、図45は、前記図43を用いて説明した第2の方法によって第1絶縁膜47を除去することで形成された配線溝22に、バリアメタル層23a、シード層(図示せず)および銅のメッキ層23bを形成した場合を示している。

【0127】次に、図46に示すように、CMP法を用いてメッキ層23bおよびシード層を研磨する。さらに、研磨を継続し、第2絶縁膜48上のバリアメタル層 1023aも除去する。これにより配線構22の領域以外のバリアメタル層23aおよび銅膜(メッキ層23およびシード層)を除去する。

【0128】ここで、前記図42に示した第1の方法を用いて第1絶縁膜47を除去した場合は、第2絶縁膜48上のバリアメタル層23aの除去が終了する状態まで研磨除去が上記CMP法を用いて行われる。これに対し、前記図43に示した第2の方法を用いて第1絶縁膜47を除去した場合は、第2絶縁膜48上のバリアメタル層23aの除去を終了させ、さらにハードマスク2020除去が終了する状態まで研磨除去が上記CMP法を用いて行われる。

【0129】以上のようにして、本実施の形態4の第2 配線層の配線23が完成する。

【0130】このように、本実施の形態4によれば、前記実施の形態1で説明したと同様に、第1絶縁膜47を構成する有機SOG膜が酸化プラズマの影響を受けないことで、有機SOG膜の膜質の変化を抑えることのできる効果と、第1絶縁膜47に低誘電率材料である有機SOG膜を用いることで配線間容量の増加を抑えることのできる効果とを得ることができる。特に、第1絶縁膜47に対するハードマスク20のエッチング選択比を高くすることで、第1絶縁膜47を厚く形成することを可能とし、これにより配線間容量の増加抑制の高い効果を得ることができる。

【0131】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【0132】たとえば、前記実施の形態では、配線層が接続されるプラグをタングステン膜で構成したが、銅膜で構成してもよい。銅膜で構成されるプラグは以下のようにして形成できる。まず、接続孔の内部を含む半導体基板の全面に、銅の拡散を防止する機能を有するバリアメタル層を形成し、さらに接続孔を埋め込む銅膜を形成する。その後、接続孔以外の領域の銅膜およびバリアメタル層をCMP法により除去してプラグを形成する。銅膜は、たとえばメッキ法で形成できる。メッキ層の形成前にシード層として薄い銅膜をスパッタ法により形成で50

きる。また、銅膜は、スパッタ法により形成してもよい。この場合、スパッタ法により銅膜を形成した後、熱処理により銅膜を流動化させて、接続孔への埋め込み特性を向上するようにしてもよい。

【0133】また、前記実施の形態では、配線層の形成 工程に適用した場合について説明したが、上下配線層間 を接続するプラグの形成工程に適用してもよく、同様な 効果が得られる。

【0134】また、前記実施の形態では、多層配線を構成する第2配線層以上の任意の配線層に適用した場合について説明したが、半導体基板の主面上に形成された半導体領域または電極に接続される配線層に適用してもよく、同様な効果が得られる。

[0135]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

【0136】本発明によれば、上下配線層の間に設けられる絶縁膜の膜質の変化を防ぐことができる。さらに、配線層とこの配線層の下層に設けられたプラグとの接着性を向上することができる。これらにより、ダマシン配線の信頼度を向上することができる。

【0137】本発明によれば、配線層を囲む絶縁膜を比 誘電率が相対的に低い絶縁材料で構成することで、配線 間の容量が低減し、半導体装置の性能向上を図ることが できる。

【図面の簡単な説明】

【図1】本発明の一実施の形態(実施の形態1)である 半導体装置の製造方法の一例をその工程順に示した半導 体基板の要部断面図である。

【図2】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図3】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図4】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図5】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図6】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図7】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図8】本実施の形態1である半導体装置の製造方法の 一例をその工程順に示した半導体基板の要部断面図であ る。

【図9】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図10】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図11】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図12】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図13】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図14】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図15】本実施の形態1である半導体装置の製造方法 20 の一例をその工程順に示した半導体基板の要部断面図である。

【図16】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図17】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図18】本実施の形態1である半導体装置の製造方法 の一例をその工程順に示した半導体基板の要部断面図で 30 あろ

【図19】本実施の形態1である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図20】本発明の他の実施の形態(実施の形態2)である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図21】本実施の形態2である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図22】本実施の形態2である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図23】本実施の形態2である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図24】本実施の形態2である半導体装置の製造方法 の一例をその工程順に示した半導体基板の要部断面図で ある。

【図25】本実施の形態2である半導体装置の製造方法 50

の一例をその工程順に示した半導体基板の要部断面図で ある。

36

【図26】本実施の形態2である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図27】本実施の形態2である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図28】本実施の形態2である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図29】本発明のさらに他の実施の形態(実施の形態3)である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図30】本実施の形態3である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図31】本実施の形態3である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図32】本実施の形態3である半導体装置の製造方法 の一例をその工程順に示した半導体基板の要部断面図で ある。

【図33】本実施の形態3である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図34】本実施の形態3である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図35】本実施の形態3である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図36】本実施の形態3である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部面図である。

【図37】本実施の形態3である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図38】本発明のさらに他の実施の形態(実施の形態4)である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図39】本実施の形態4である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図40】本実施の形態4である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

【図41】本実施の形態4である半導体装置の製造方法の一例をその工程順に示した半導体基板の要部断面図である。

38

【図42】本実施の形態4である半導体装置の製造方法 の一例をその工程順に示した半導体基板の要部断面図で ある。

【図43】本実施の形態4である半導体装置の製造方法 の一例をその工程順に示した半導体基板の要部断面図で

【図44】本実施の形態4である半導体装置の製造方法 の一例をその工程順に示した半導体基板の要部断面図で ある。

【図45】本実施の形態4である半導体装置の製造方法 10 25 接続孔 の一例をその工程順に示した半導体基板の要部断面図で ある。

【図46】本実施の形態4である半導体装置の製造方法 の一例をその工程順に示した半導体基板の要部断面図で ある。


【符号の説明】

- 1 半導体基板
- 2 素子分離領域
- 3 pウェル
- 4 nウェル
- 5 ゲート絶縁膜
- 6 ゲート電極
- 7 キャップ絶縁膜
- 8 サイドウォールスペーサ
- 9 n型半導体領域
- 10 p型半導体領域
- 11 第1層間絶縁膜
- 12 接続孔
- 13 プラグ
- 14 配線
- 15 第2層間絶縁膜
- 16 接続孔
- 17 プラグ


- 18 ストッパ絶縁膜
- 19 絶縁膜
- 20 ハードマスク
- 21 レジスト膜
- 22 配線溝
- 23 配線
- 23a バリアメタル層
- 23b メッキ層
- 24 第3層間絶縁膜
- - 26 プラグ
 - 27 ストッパ絶縁膜
 - 28 絶縁膜
 - 29 配線溝
 - 30 配線
 - 31 第4層間絶縁膜
 - 32 接続孔
 - 33 プラグ
 - 34 ストッパ絶縁膜
- 35 絶縁膜
 - 36 配線溝
 - 37 配線
 - 38 第5層間絶縁膜
 - 39 接続孔
 - 40 プラグ
 - 41 ストッパ絶縁膜
 - 42 絶縁膜
 - 43 配線溝
 - 44 配線
- 45 ハードマスク
 - 46 接着層
 - 47 第1絶縁膜
 - 48 第2絶縁膜

【図1】


Z 1



【図2】




【図14】



7


 \boxtimes

【図3】




N N

【図4】




,

【図5】




· · ⊠

【図6】




【図7】




<u>⊠</u>

【図8】



∞ |}}


【図9】



~


- W

【図10】




M 10

[図11]




【図12】




区


【図13】



【図15】




【図16】




 \boxtimes


【図17】




【図18】




【図19】




【図20】




【図21】



【図22】




【図23】




23

· 🔯

【図24】




【図25】




احظ

【図26】




【図27】




Z 27

【図28】




J 28

【図29】




【図30】




⊠ 30


【図31】




【図32】




【図33】



【図34】




[図35]




35

[図36]




【図37】




3,

【図38】




 \boxtimes


【図39】




[図40]



【図41】




[図42]




130

【図43】




1 4 3

【図44】




【図45】



图

【図46】



図

フロントページの続き

(72)発明者 今井 俊則

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72)発明者 野口 純司

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72) 発明者 大橋 直史

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 F 夕 一 ム (参 考) 5F033 HH11 HH19 HH21 HH32 HH33 HH31 JJ11 JJ19 JJ21 JJ27 JJ32 JJ33 KK01 KK11 KK19 KK32 KK33 MM01 NN06 NN07 PP06 PP15 PP27 PP28 PP33 QQ09 QQ10 QQ11 QQ21 QQ25 QQ27 QQ28 QQ37 QQ48 QQ70 QQ73 QQ74 QQ75 RR04 RR06 RR09 RR14 RR15 RR25 SS04 SS08

WW02 WW09 XX01 XX09 XX14

SS11 SS15 SS21 TT02 TT04

XX24

5F058 AA10 AD09 AD10 AF04 AH02

BCO2 BDO3 BDO4 BDO6 BF07

BF25 BF29 BJ02